Lytse Aktuele MOSFET Holding Circuit Fabrication Application

In MOSFET-hâldsirkwy dat wjerstannen R1-R6, elektrolytyske kondensatoren C1-C3, kondensator C4, PNP triode VD1, diodes D1-D2, tuskenrelais K1, in spanningskomparator, in dûbele tiidbasis yntegreare chip NE556, en in MOSFET Q1, omfettet, mei pin No.. 6 fan de dûbele tiid base yntegrearre chip NE556 tsjinje as in sinjaal input, en ien ein fan wjerstân R1 wurdt ferbûn tagelyk oan Pin 6 fan de dual-time basis yntegrearre chip NE556 wurdt brûkt as it sinjaal input, ien ein fan wjerstannen R1 is ferbûn mei pin 14 fan de dual-time basis yntegreare chip NE556, ien ein fan wjerstân R2, ien ein fan wjerstân R4, de emitter fan 'e PNP-transistor VD1, de drain fan' e MOSFET Q1, en de DC Netzteil, en it oare ein fan wjerstân R1 is ferbûn mei pin 1 fan 'e dual-time basis yntegreare chip NE556, pin 2 fan' e dual-time basis yntegreare chip NE556, de positive elektrolytyske kapasiteit fan capacitor C1, en de tuskenlizzende estafette. K1 normaal sletten kontakt K1-1, it oare ein fan it tuskenrelais K1 normaal sletten kontakt K1-1, de negative poal fan elektrolytyske kondensator C1 en ien ein fan kondensator C3 binne ferbûn mei de grûn fan 'e stroomfoarsjenning, it oare ein fan' e kondensator C3 is ferbûn mei de pin 3 fan 'e dual time base yntegreare chip NE556, de pin 4 fan' e dual time base yntegreare chip NE556 is ferbûn mei de positive poal fan elektrolytyske kondensator C2 en it oare ein fan wjerstân R2 tagelyk, en de negative poal fan elektrolytyske kondensator C2 is ferbûn mei de grûn fan 'e stroomfoarsjenning, en de negative poal fan elektrolytyske kondensator C2 is ferbûn mei de grûn fan' e stroomfoarsjenning . De negative poal fan C2 is ferbûn mei de stroomfoarsjenningsgrûn, de pin 5 fan 'e dûbele tiidbasis yntegreare chip NE556 is ferbûn oan ien ein fan wjerstân R3, it oare ein fan wjerstân R3 is ferbûn mei de positive faze-ynput fan' e spanningskomparator , de negative faze-ynfier fan 'e spanningskomparator is tagelyk ferbûn mei de positive poal fan' e diode D1 en it oare ein fan wjerstân R4, de negative poal fan 'e diode D1 is ferbûn mei de macht oanbod grûn, en de útfier fan 'e spanning comparator is ferbûn oan it ein fan wjerstannen R5, it oare ein fan wjerstân R5 is ferbûn mei de PNP tripleks. De útfier fan 'e spanningskomparator is ferbûn oan it iene ein fan' e wjerstân R5, it oare ein fan 'e wjerstân R5 is ferbûn mei de basis fan' e PNP-transistor VD1, de samler fan 'e PNP-transistor VD1 is ferbûn mei de positive poal fan 'e diode D2, de negative poal fan 'e diode D2 is ferbûn mei it ein fan' e wjerstân R6, it ein fan 'e kondensator C4, en de poarte fan de MOSFET tagelyk, it oare ein fan 'e wjerstân R6, it oare ein fan' e kondensator C4, en it oare ein fan 'e tuskenrelais K1 binne allegear ferbûn mei it lân fan' e stroomfoarsjenning en it oare ein fan 'e tuskenrelais K1 is ferbûn mei de boarne fan de de boarne fan deMOSFET.

MOSFET retinsje circuit, doe't A jout in lege trigger sinjaal, op dit stuit de dual time base yntegrearre chip NE556 set, dual time base yntegrearre chip NE556 pin 5 útfier heech nivo, heech nivo yn de positive faze input fan de spanning comparator, de negative faze-ynput fan 'e spanningsfergeliker troch de wjerstân R4 en de diode D1 om in referinsjespanning te leverjen, op dit stuit is de spanningskomparator útfier heech nivo, it hege nivo om de Triode VD1 liedt te meitsjen, de stroom dy't streamt fan 'e samler fan' e triode VD1 laadt kondensator C4 troch diode D2, en tagelyk liedt MOSFET Q1, op dit stuit wurdt de spoel fan it tuskenrelais K1 opnomd, en de tuskenlizzende relais K1 normaal sletten kontakt K 1-1 is loskeppele, en nei it tuskenrelais K1 normaal sletten kontakt K 1-1 is loskeppele, de DC Netzteil oan 'e 1 en 2 fuotten fan' e dual-time basis yntegreare chip NE556 soarget foar de levering spanning wurdt opslein oant de spanning op pin 1 en pin 2 fan 'e dual-time basis yntegreare chip NE556 is opladen oant 2/3 fan 'e leveringsspanning, de dual-time basis yntegreare chip NE556 wurdt automatysk weromset, en pin 5 fan' e dual-time basis yntegreare chip NE556 wurdt automatysk weromset nei in leech nivo, en de folgjende circuits wurkje net, wylst op dit stuit, de capacitor C4 wurdt ûntslein te behâlden de MOSFET Q1 conduction oant it ein fan de capacitance C4 discharge en de tuskenlizzende estafette K1 coil release, tuskenrelais K1 normaal sletten kontakt K 11 sluten, op dit stuit troch it sletten tuskenrelais K1 normaal sletten kontakt K 1-1 sil wêze dual time base yntegrearre chip NE556 1 foet en 2 fuotten fan 'e spanning release off, foar de folgjende kear nei dual time base yntegrearre chip NE556 pin 6 te foarsjen in lege trigger sinjaal te meitsje dual time base yntegrearre chip NE556 set tariede.

It circuit struktuer fan dizze applikaasje is ienfâldich en nij, doe't de dual time base yntegrearre chip NE556 pin 1 en pin 2 opladen nei 2/3 fan de oanbod spanning, dual time base yntegrearre chip NE556 kin automatysk weromsette, dual time base yntegrearre chip NE556 pin 5 automatysk werom nei in leech nivo, sadat de folgjende circuits net wurkje, sadat automatysk stopje opladen capacitor C4, en nei stopjen fan it opladen fan 'e kondensator C4 ûnderhâlden troch de MOSFET Q1 conductive, dizze applikaasje kin kontinu hâldeMOSFETQ1 konduktyf foar 3 sekonden.

It omfettet wjerstannen R1-R6, elektrolytyske kondensatoren C1-C3, kondensator C4, PNP-transistor VD1, diodes D1-D2, tuskenrelais K1, spanningskomparator, dual time base yntegreare chip NE556 en MOSFET Q1, pin 6 fan 'e dûbele tiidbasis yntegreare chip NE556 wurdt brûkt as in sinjaal input, en ien ein fan 'e wjerstân R1 is ferbûn oan pin 14 fan de dûbele tiid base yntegrearre chip NE556, wjerstân R2, pin 14 fan de dûbele tiid base yntegrearre chip NE556 en pin 14 fan de dûbele tiid basis yntegrearre chip NE556, en wjerstân R2 is ferbûn mei pin 14 fan de dûbele tiid basis yntegrearre chip NE556. pin 14 fan 'e dual-time basis yntegreare chip NE556, ien ein fan wjerstân R2, ien ein fan wjerstân R4, PNP transistor

Wat foar wurkprinsipe?

As A jout in lege trigger sinjaal, dan de dual-time basis yntegrearre chip NE556 set, dual-time basis yntegrearre chip NE556 pin 5 útfier heech nivo, heech nivo yn de positive faze input fan de spanning comparator, de negative faze input fan de spanningskomparator troch de wjerstân R4 en de diode D1 om de referinsjespanning te leverjen, dizze kear, de spanningskomparator útfier heech nivo, it hege nivo fan 'e transistor VD1 conduction, de hjoeddeiske streamt út de kollektor fan de transistor VD1 troch de diode D2 nei de capacitor C4 opladen, op dit stuit, de tuskenlizzende relais K1 coil suction, de tuskenlizzende estafette K1 coil suction. De stroom dy't streamt út 'e kollektor fan transistor VD1 wurdt opladen nei kondensator C4 fia diode D2, en tagelyk,MOSFETQ1 liedt, op dit stuit, wurdt de spoel fan tuskenrelais K1 oansûge, en tuskenrelais K1 normaal sletten kontakt K 1-1 wurdt loskeppele, en nei't it normaal sletten kontakt K 1-1 tusken estafette K1 is loskeppele, wurdt de macht loskeppele. oanbodspanning levere troch de DC-krêftboarne oan 'e 1 en 2 fuotten fan' e dûbele tiidbasis yntegreare chip NE556 wurdt opslein oant de As de spanning op pin 1 en pin 2 fan 'e dual-time basis yntegreare chip NE556 wurdt opladen oan 2/3 fan' e oanbod spanning, de dual-time basis yntegrearre chip NE556 wurdt automatysk weromsette, en pin 5 fan 'e dual-time basis yntegreare chip NE556 wurdt automatysk weromset nei in leech nivo, en de folgjende circuits wurkje net, en op dit stuit wurdt de capacitor C4 ûntslein om te behâlden de MOSFET Q1 conduction oant it ein fan 'e ûntslach fan' e capacitor C4, en de coil fan tuskenlizzende estafette K1 wurdt útbrocht, en de tuskenlizzende estafette K1 normaal sletten kontakt K 1-1 wurdt loskeppele. Relais K1 normaal sletten kontakt K 1-1 sletten, dizze kear troch de sletten tuskenlizzende estafette K1 normaal sletten kontakt K 1-1 sil wêze dual-time basis yntegrearre chip NE556 1 fuotten en 2 fuotten op 'e spanning release, foar de folgjende kear om de dual-time basis yntegreare chip NE556 pin 6 om in triggersignaal te leverjen om leech te setten, om tariedings te meitsjen foar de dual-time basis yntegreare chip NE556 set.